# GHz 帯位相同期ループとその関連技術に関する検討

## GHz Band Phase-Lock Loops and Their Related Technologies

# 森 正和†, 水野敏紀†, 濱田 正敏†, 叶 奕亮‡, 西澤 典彦‡†, 後藤 俊夫‡†, 後藤 了祐‡‡, 丸橋 大介‡‡ Masakazu MORI, Toshiki MIZUNO, Masatoshi HAMADA, Norihiko NISHIZAWA, Toshio GOTO, Ryousuke GOTO, and Daisuke MARUHASHI

Abstract : Phase-lock loops in GHz band and their related technologies are investigated to realize high repetition operation of amplitude modulated harmonically mode-locked fiber ring lasers. Materials for strip lines, passive devices made of strip lines, amplifiers/frequency multipliers, voltage-controlled oscillators, and phase detectors are studied by experiments. Based on these experimental results, 3.2GHz, 6.4GHz, and 12.8GHz phase-lock loops are designed and their characteristics are evaluated.

## 1. はじめに

モート、同期レーサ、の利得媒質が均一な広がりを持つ場合に は、出力光パルス幅はモート、同期繰り返し周波数の平方根に逆 比例する<sup>1,2)</sup>。したがって、繰り返し周波数を上げれば、 より短い光パルスを発生できることになる。超短光パルス発生 や、近い将来の数 10Gb/s 光通信システムへの応用を目指すた めには、少なくとも 10GHz 以上の繰り返し周波数を実現 することが必要である。そこで、高繰り返し化の全体計画 を立て、段階毎に検討を進めた。

高周波化に当たっては、費用・設備の面からの制約をなるべく受けないこと、及び基本技術としての蓄積を図ることが重要と考え、下記の方針で進めた。

①ブラックボックス的要素をなくすため、ICは使用せず、個別 部品(TR,FET)を使用する。

②加工が簡単にできる基板上のストリップラインで構成する。 ③フィルタや合分波器など、受動部品の整備を並行して行う。

これまで、筆者らが使用している予備変調(AM-HML)方 式のファイバリングレーサ<sup>\*</sup> <sup>3)</sup>設備では、高調波周波数に同期した 予備変調信号を生成するのに、ディジタル IC で構成した分周 回路を用いてきた。市販 GaAs ディジタル IC の最高動作周波 数は、標準ロジックで 5GHz、プリスケーラで 10GHz 程度である。 従って、IC を用いた分周によって高調波信号から予備変調 信号を生成する方式では、数 10GHz の繰り返しを実現す

```
† 愛知工業大学 電気学科 情報通信工学専攻(豊田市)
```

```
‡ 南京郵電学院(中国 南京市)
```

↓↓ 富士通株式会社 光開発推進部(川崎市)



# 図 1.1 予備変調信号生成用の PLL 基本構成

ることは不可能である。また、特殊な IC を用いる方式で は、IC の製造中止などによる影響が避けられないという問 題がある。そこで、デバイスによる制約が小さい方式として、 位相同期ループ(PLL)による予備変調信号の生成方式に着目 した。全体計画は図 1.1 の通りである。本稿では、GHz 帯 の PLL と、関連する要素技術について検討を進めた結果 を述べる。GHz 帯の PLL 技術は、ファイバリングレーザへの適用 のみならず、将来の光位相同期ループ<sup>4)</sup>への基礎としても役 立つと考えている。

要素技術としては、下記の項目について検討を進めた。
① ストリップ線路用基板材料
② 受動素子
③ 逓倍器
④ 電圧制御発振器(VCO)

⑤位相比較器と VCO 制御系

<sup>↓</sup> 名古屋大学大学院 工学研究科(名古屋市)

以下では、各要素技術について述べ、最後に PLL の動 作特性について述べる。

#### 2. ストリッフ<sup>°</sup>線路用基板材料

ストリップ ラインの特性は、特性インピーダ ンス  $Z_0$ 、波長短縮率 k(x)トリップ ライン上での波長/真空中での波長)、減衰定数  $\alpha$ の三つ で表すことができる。使用基板が指定されれば、設計時に 変えられる <sup>n</sup> ラメータは導体幅 W のみである。導体幅 W は特 性インピーダ ンス  $Z_0$ が与えられた値となるように決められる。 これにより、波長短縮率 k と減衰定数  $\alpha$  は一義的に決まる。

導体幅 W と、特性インピーダンス Z<sub>0f</sub>、及び周波数 f[GHz] での波長短縮率kの関係は次式で与えられる<sup>5)</sup>。

$$a = \frac{1+1/\varepsilon_r}{2}, \quad \Delta W = \frac{t}{\pi} \left\{ 1 + \ln \frac{4}{\sqrt{(t/h)^2 + 1/[\pi(W/t+1.1)]^2}} \right\}$$
$$W' = W + a\Delta W, \qquad b = \frac{4h(14+8/\varepsilon_r)}{11W'}$$
$$Z_0 = \frac{42.4}{\sqrt{\varepsilon_r + 1}} \ln \left\{ +\frac{4h}{W'} \left( b + \sqrt{b^2 + a\pi^2} \right) \right\} \quad [\Omega]$$
$$Z_{of} = \frac{Z_0'}{\sqrt{\varepsilon_{eff}}}, \qquad k = \frac{1}{\sqrt{\varepsilon_r}}$$
(2.1)

ここで、 $Z_0$ 'は上式で  $\varepsilon_r = 1$  とした時の  $Z_0$ であり、周波数 f の単位は[GHz]、誘電体の厚み hの単位は[mm]とする。

特性インピーダンス Z<sub>0f</sub>と波長短縮率 k は、導体幅 W に大き く依存する。また、周波数によっても多少変化する。



図 2.1 ストリップラインの構造パラメータ

一方、減衰定数は同軸線路と同様に抵抗損(∝√f)と誘電 体損(∝f)による減衰の和として与えられる。これを見積る 式もあるが<sup>5)</sup>、基板材料毎にハ<sup>°</sup>ラメータを求めておかねばなら ない。減衰定数は簡単に測定できるため、ここでは実測値 を用いることとした。

ストリップ ラインの加工は、一般にはフォトレン゙ストとウェットェッチングで 行われるが、ここでは次の二つの手法で行った。

[手作業による加工]

①1mm 方眼紙に二倍拡大でパターンを描く。
 ②1/2 倍に縮尺コピー。
 ③基板にコピーを張りつけ、カッターで加工。

[基板加工機による加工] ①CAD ソフトでパターン作成。

②加工機(ミッツ製 FP-7A)で切削加工。

手作業での加工精度はおおよそ±0.2mm である。導体幅 0.5mm 程度が限界であるため、使用できる最大の特性インヒ<sup>°</sup> -ゲンスは100Ω程度となる。但し、直線加工のみしかできな い。一方、基板加工機での精度は±0.1mm であり、曲線加 工も可能となる。

種々の実験試作をした結果、6.4GHz 帯までは手作業に よる加工で十分であることが分かった。また、12.8GHz に おいても、比誘電率  $\varepsilon_r$ が小さい基板材料を用いれば、手 作業による加工で対処できることが分かった。以下に述べ る結果は、断らない限りは手作業での加工によるものであ る。

#### 2.1 ガラス・エポキシ基板

#### 2.1.1 周波数特性

特性インピーダンス 50Ω、長さ 75mm のストリップラインを作り、 10GHz までの伝達特性を測定した。測定範囲内ではほぼフ ラットな特性になった。また、損失は 10GHz においても 0.33dB/10mm であり、各種の平面回路を構成する上で充分 に使用可能な値であった。

#### 2.1.2 波長短縮率

特性インビーダンス 50 $\Omega$ のストリップラインの一端を開放として定 在波を発生させ、定在波の p-p 値を開放端からの距離の関 数として測定した。これから、ストリップライン上での波長 $\lambda_g$ を 求め、真空中の波長 $\lambda_0$ =c/f との比から波長短縮率を算出 した。

定在波の p-p 値は、20:1 の抵抗プローブ(HP10020A、帯域 700MHz)を用いてサンプリングオシロスコープの画面上で観測した。 この際、ストリップラインに平行して 1cm おきに 1.5mm φ のハトメ を打ってバイアホールとし、これに銅箔をハンダ付けして抵抗プロ ーブのアースとして使用した。どの測定位置においても抵抗プ ローブがストリップラインにほぼ直角方向となるようにして測定を 行った。

2.0GHz、3.2GHz における波長短縮率の実測値は何れも 0.53 であり、(2.1)式から計算した値の 0.528 とよく一致し た。尚、手持ちの抵抗プローブの性能から、3.2GHz が測定 限界であった。

種々の試作を行った結果、ガラス・エポキシ基板を用いて 6.4GHz までの増幅器が製作可能であることが分かった。 但し、ストリップラインを 4.8GHz 以上で使用する場合には、ストリ ップラインのアースパターン側(ベタアース)にアルミ板をネジ止めしてアース強 化する必要がある。こうしないと、伝搬損失が大きくなっ て使えない。

3.2GHz における各種特性インピーダンスでの導体幅 W と波 長短縮率を表 2.1.2.1 に示す。

特性インピーダンス Z0	導体幅 w	波長短縮率 k @3.2GHz	用途
100 Ω	0.55mm	0.562	バイアス供給用
50Ω	2.71mm	0.528	信号用
25Ω	7.55mm	0.498	バイアス供給用

表 2.1.2.1 ガラス・エポキシ基板上ストリップラインの導体幅

#### 2.2 ガラスクロス・テフロン基板

12.8GHzの増幅を行おうとすると、たとえガラス・エポキン基 板の周波数特性が問題ないとしても、ストリップライン長が短く なりすぎて、カッター加工では整合をとるのがきわめて困難と なる。そこで、比誘電率が小さく、且つ高周波特性がよい マイクu波用基板材料を捜した。

三菱ガス化学社の BT レジンでは誘電率が大きくて( $\epsilon$ r=3.5 ~4.1)、やはりカッター加工では対応できないことが分かった。 そこで、ARLON 社の 25N(ガラスクロス・セラミック粉末、 $\epsilon$ r=3.25)と DICLAD880(ガラスクロス・テフロン、 $\epsilon$ r=2.17)の二つに絞り込み、こ れらを用いて、後述する 12.8GHz のラットレースを試作して特性 評価を行った。その結果、 $\epsilon$ r が小さい DICLAD880 の方が 良い特性が得られた。そこで、12.8GHz 帯以上ではプリント 基板として DICLAD880 を使用することにした。

本実験で使用した DICLAD880 基板は、厚み 0.762mm、 銅厚 70µm、比誘電率*ε*r=2.17 である。この基板上のストリッフ<sup>°</sup> ラインの導体幅と波長短縮率を表 2.2.1 に示す。

特性インピーダンス	導体幅 w	波長短縮率 k @12.8GHz	用途		
100 Ω	0.6mm	0.761	バイアス供給用		
$50\sqrt{2}\Omega$	1.1mm	0.746	ラットレースのリング用		
50 Ω	2.3mm	0.725	信号用		
ま221 アにより202 井村 「」」」 プラルの送仕店					

表 2.2.1 DICLAD880 基板上ストリッブラインの導体幅

### 3. 受動素子

## 3.1 合波器と分波器

PLLには、信号の分岐・合波用の3dB方向性結合器が不可欠である。ストリップラインで構成できるものとしては、二段 スタブ<sup>\*</sup>ハイブ<sup>\*</sup>リット<sup>\*</sup>とラットレースの二種類がある<sup>6</sup>そこで、ガラス・エポ キシ基板を用いて3.2GHzと6.4GHzの二段スタブ<sup>\*</sup>ハイブ<sup>\*</sup>リット<sup>\*</sup>とラッ トレースを試作して特性を比較した。

その結果、分岐比、挿入損失、漏話のいずれの特性についてもラットレースが優れていることが分かった。これは、ラットレ ースはストリップラインの構成が簡単なために加工しやすく、ストリッ プライン長にあいまいさが無いからである。 図 3.1.1 にガラスクロス・テフロン基板を基板加工機で加工して製作した 12.8GHz ラットレースの特性を示す。位相比較器の合波器、



#### 図 3.1.1 12.8GHz ラットレースの特性(@12.8GHz)

および分岐増幅器の分波器として使用するのに充分な特 性である。

3.2 JANA

3.2.1 帯域通過フィルタ(BPF)と高域通過フィルタ(HPF)

逓倍器では、増幅素子の入出力をストリップラインによるスタブ でマッチングしてGHz帯増幅器を構成し、それを多段接続して 構成する。しかし、この構成では1GHz以下の低周波領域 で利得が高くなって発振しやすくなる。そこで、BPFまた はHPFを段間に挿入して、1GHz程度以下の信号を30dB以 上減衰させる手法を検討した。

1.6GHzでは、5次トムリンフィルタをLPF→BPF(Q値=4)変換し<sup>7)</sup>、 直列インダ<sup>\*</sup> クタンスに0.1mm  $\phi$  エナメル線、直列容量に1pFのチップ<sup>\*</sup> コン デ<sup>\*</sup>ンサ、並列インタ<sup>\*</sup> クタンスと並列容量をストリップ<sup>\*</sup> ラインのスタブ<sup>\*</sup> で構成 した。実験結果では、1GHz以下での減衰量35dB以上、 1.6GHzでの挿入損3dBであり、良好な特性が得られた。

一方、3.2GHzでは、良好な特性のBPFを実現できなかったので、遮断周波数を2.2GHzに設定した5次HPFを用いた。 インダ<sup>\*</sup>クタンスや容量の実現方法1.6GHz BPFの場合と同じである。実験結果では、1GHz以下での減衰量30dB以上、3.2GHz での挿入損2.5dBであった。

6.4GHzになると、5次HPFではストリップラインのスタブ長が短く なりすぎて、6.4GHzでの挿入損失が10dB程度になってし まった。そこで、遮断周波数を3.2GHzに設定した3次HPF を用いることにした。実験結果では、1GHz以下での減衰 量30dB以上、6.4GHzでの挿入損4.0dBであった。

12.8GHz用には、6.4GHzで使用した3次HPFの周波数特性 をガラス・エポキン基板からガラスクロス・テフロン基板に置き換えたも のを試作した。図3.2.1.1に試作したHPFの周波数特性を示 す。実験結果では、1GHz以下での減衰量30dB以上、12.8GHz での挿入損1.0dBであり、使用する上で充分な特性である。



図 3.2.1.1 12.8GHz 用高域通過フィルタの特性

3.2.2 帯域除去フィルタ(BRF)

周波数逓倍器では、基本波を含め、目的とする周波数成 分以外を除去する必要がある。平面パターンでLやCを作っ て共振回路を構成する方法も考えられるが、積層構造とな り複雑である。本研究では、簡単な構成で済むように、スト リップラインで帯域除去ノッチフィルタを構成する方法を検討した。

ストリップ ラインでフィルタを構成する場合には、一般には各種ストリ ップ ラインの接続部での多重反射があるため、開放と短絡以外 の拘束条件は実現が困難であることに注意せねばならな い。フィルタ特性の計算法は、分布定数回路の入力インビーダンス、 反射・透過係数を求めることと同じである。

ストリップ ラインで帯域除去 / ッチフィルタを構成する際の基本的考 え方は、次の三点にまとめることができる。

①入出力は整合系(通常 50Ω)。

②ストリップラインの開放、または短絡の状態のみを利用。

③λ/4 ラインを活用。

以下では、PLL 回路で用いた具体例をいくつか述べる。

[周波数二逓倍器用帯域除去ノッチフィルタ]

ストリップ ラインの開放端での反射を利用し、基本波周波数  $f_0$ 、 及びその奇数倍成分を除去するものである。一端を開放し たストリップ ラインを分岐に用い、その長さを基本周波数  $f_0$ に対 して $\lambda_1/4$ とする( $\lambda_1$ は、 $f_0$ におけるストリップ ライン上での波長)。  $f_0$ の奇数倍の周波数では分岐点が短絡となるため、透過係 数が 0 となって除去される。 $f_0$ の偶数倍の周波数では分岐 点が開放となり、透過係数は1となる。

図 3.2.2.1 の構造の*J*ッチフィルタを試作して、*J*ッチ周波数(除去 される周波数成分  $f_1=f_0$ 、 $f_3=3f_0$ )と分岐ストリップ ラインの長さと の関係を調べた。その結果から、次のことが分かった。

- (1) ノッチ周波数と反比例関係にあるのは、主ストリップラインの 中央から測った長さ L ではなく、端から測った長さ L である。
- (2) 波長短縮率から計算した長さよりも 10%程度長くす る必要がある。



上記(1)の点は、電磁界がストリップラインの幅方向に広がって いるためと考えられる。スタブを用いて整合をとる場合には、 主ストリップラインの中央から測った長さを用いることが多いが、 ノッチフィルタのように鋭い周波数特性を持つ回路では注意が必 要である。

(2)の点は、反射が開放端で理想的に起きるのではなく、 多少の乱れを伴うためと思われる。従って、開放端の処理 状態に依存する。

[周波数三逓倍器用帯域除去ノッチフィルタ]

周波数三逓倍器では、基本波 f<sub>0</sub>と第二高調波 2f<sub>0</sub>を除去 し、第三高調波 3f<sub>0</sub>を通過させる/ッチフィルタが必要である。前 節の奇数調波除去/ッチフィルタでは、基本波と共に第三高調波 も除去されてしまうため使用できない。ここでは、第三高 調波 3f<sub>0</sub>での λ<sub>3</sub>/4 ライン(λ<sub>3</sub>は、3f<sub>0</sub>におけるストリッフ<sup>\*</sup>ライン上で の波長)を奇数調波除去/ッチフィルタに付加して、f<sub>0</sub>阻止・3f<sub>0</sub>通 過とすることを考えた。基本構成を図 3.2.2.3 に示す。

奇数調波除去/y+71 $\mu$ 4の分岐ストy-y7<sup>7</sup> 74 $\nu$ における定在波 の腹と節の位置を、周波数 3 $f_0$ で逆にすることによって 3 $f_0$ 通過特性を実現している。一端を開放した  $\lambda_3/4$  74 $\nu$ を用 いることにより、このことが可能となる。但し、 $\lambda_3/4$  74  $\nu$ の影響が基本波  $f_0$ でも多少あるため、正確に  $f_0$ 阻止・3 $f_0$ 通過とするには各ストy-y7<sup>7</sup> 74 $\nu$ の長さを図 3.2.2.3 の値から 少し変えねばならない。

図 3.2.2.3 の構成について、周波数特性を計算したところ、  $\lambda_1/12$  スタブが付加されたため、第二高調波 2f<sub>0</sub>近辺にも阻止 域が現れていることが分かった。この阻止域の幅は、奇数 調波除去ノッチフィルタの最低の除去周波数を 2f<sub>0</sub>に合わせた場 合よりも狭い。すなわち、図 3.2.2.3 の構成のストリップラインを 二つ組み合わせて長さを調節すれば、f<sub>0</sub>除去・2f<sub>0</sub>除去・3f  $_{0}$ 通過で、且つ  $3f_{0}$ での損失が小さいフィルタを実現できることになる。

このような考え方で試作したフィルタの構成とその特性を 図 3.2.2.4、図 3.2.2.5 に示す。試作評価したところ、シミュレー ション結果と実測とはよく一致しており、設計性が良いこと が分かった。



図 3.2.2.3 基本波除去、 第三高調波通過1ッチフィルタ の構成 図 3.2.2.4 基本波除去、第二 高調波除去、第三高調波通過 ノッチフィルタの構成



## 4. 増幅器と周波数逓倍器

周波数帯による基板材料の選択については2章で述べた。 一方、増幅素子については、次のように実験から絞り込ん で行った。

4.8GHz帯までは増幅素子にSi トランジスタ 2SC3587(NEC製、 fT=10GHz)を用いて十分な利得が得られた。しかし、この トランジスタでは 6.4GHz 帯以上で利得が得られなかったため、 6.4GHz 帯には GaAsFET FSX52WF(富士通製)を使用した。 これ以外の GaAsFET も使用可能であろうが、手持ち部品 で S パラメータのカタログデータがあるものは FSX52WF のみであ ったのでこれを用いた。また、FSX52WF でも 12.8GHz 帯 では利得が得られなかったので、この周波数領域で使用可 能、且つ安価な低雑音 HEMT FHX35LG(富士通製)を用い ることとした。実際に、12.8GHz で入出力をストリップラインに よるスタブでマッチングした一段増幅器を作製して利得測定を 行ったところ、容易に 9dB 程度の利得が得られた。

プリント基板、増幅素子の組み合わせを表 4.1 にまとめた。

周波数領域	プリント基板	增幅素子	
$\leq$ 4.8GHz	カンラフィアナットン	Siトランシ <sup>*</sup> スタ(2SC3587)	
6.4GHz	N / N • I M + 2	GaAsFET(FSX52WF)	
12.8GHz	カ・ラスクロス・テフロン	HEMT(FHX35LG)	

図 4.1 基板材料と増幅素子の組み合わせ

#### 4.1 増幅器

能動回路の基本は増幅器である。本研究では、10GHz 程度の PLL を構成することに目的を絞り、単一周波数動 作の増幅器、及び逓倍器を構成した。

能動素子として用いる部品は、S<sup>ハ</sup>ラメータが分かったもの でなければならない。ここでは設備の都合上から、カタログ 記載データを使用することとし、NEC 製 2SC3587(Si バイポー ラ TR)と富士通製 FSX52WF(GaAs FET)、FLK012WF(GaAs FET)、FHX35LG(GaAs HEMT)を用いた。

実験から、4.8GHz までは能動素子として 2SC3587 を使 用し、エミッタ側に抵抗を接続した直流バイアス方式が使用でき ることが分かったため、基板をアルミ板へネジ止めする処置は 施さなかった。一方、6.4GHz 以上では能動素子に GaAs FET、または GaAs HEMT を用いることが必要であり、且 つソース側に抵抗を接続した直流バイアス方式では増幅度が得 られないことが分かった。そこで、ストリップ ラインのアースパターン 側をアルミ板にネジ止めし、ここにソースを取り付ける構造とし た。能動素子として何れを用いる場合も、各増幅段の入出 力インピーダンスは 50Ωとなるようにした。これにより、段間 で切り離して 50Ω 同軸線でモニタ したり、ノッチフィルタを含めて段 間を全て 50Ω ストリップ ラインで構成することができるため、調 整が容易となる。

増幅器の入力側には 50 Ω と入力インピーダンス(S<sub>11</sub>)の整合 回路が、出力側には出力インピーダンス(S<sub>22</sub>)と 50 Ω の整合回路 が接続される。一般にはこれら整合回路の構成法として以 下のものがある。いずれもスミス線図を用いて容易に設計で きる。

- ①50ΩストリップラインでS<sub>11</sub>、或いはS<sub>22</sub>を純抵抗に変換。次 に λ / 4 ラインで 50Ωにインピーダ・ンスに 変換。
- ②50Ωストリップ ラインで S<sub>11</sub>、或いは S<sub>22</sub>のアト<sup>\*</sup> ミタンスの実部を 1/50Ω<sup>-1</sup>に変換。次に 50Ωストリップ ラインによる開放スタブ でサセプ タンス分を打ち消す。

試作して評価した結果、①の方法では周波数が高くなる につれて利得が得られなくなることが分かった。これは高 い加工精度のλ/4 ラインが必要となるためである。本研究で は全て②の方法を採った。この方法は、整合回路全てを 50 Ωストリップラインで構成できるため、加工が容易である。



FSX52WF を用いた 6.4GHz 増幅器の周波数特性を図 4.1.1 に示す。ストリップラインのアースパターン側はアルミ板をネジ止めし ている。プリント基板にソース電極が入る大きさの穴をあけ、こ こを経由してソース電極をアルミ板にネジ止めした。フラットパッケージ の GaAs FET が使用できれば、より簡易な構造にできるは ずである。一方、直流バイアス方式については、簡易な構成 とするために、ドレイン電圧と負電源との電位差を抵抗分割 してゲートへ印加する方法を採っている。

#### 4.2 周波数逓倍器

汎用性を考え、小振幅線形増幅器、大振幅非線形増幅器、 及び同軸線フィルタ(またはストリップラインフィルタ)を組み合わせて二 逓倍器を構成した。例として、入力信号周波数 1.6GHz の 二逓倍器の構成を図 4.2.1 に示す。

 1.6GHzまでの逓倍器には、GaAs FET(富士通製FSC11LF) と同軸線フィレタによる集中定数型回路を用いた。それ以上の 周波数逓倍には、ガラス・エポキン基板上にストリップラインを作り、
 Si TR または GaAs FET、及び前述のノッチフィレタによる分布定 数型フィレタを用いた。

入力信号周波数が 1.6GHz、3.2GHz、6.4GHz のいずれの 逓倍器においても、出力でのサイドモード抑圧比は 25dB 以上 あり、PLL 動作のためには十分なスペクトル純度であった。

増幅器や周波数逓倍器の調整段階では、増幅器の多段接



図 4.2.1 周波数二逓倍器の構成例

続時に低域利得(≦1GHz)が盛り上がり、発振することがあった。これに対しては、ストリップラインとチップコンデンサで構成した高域通過フィルタ、または帯域通過フィルタを増幅器間に設けることが有効であった。

#### [BPF 付き 1.6GHz 増幅器]

1.6GHz 増幅器は、ストリップラインの加工が容易で、且つトランジ スタのマッチングがとり易いため、五次トムソンフィルタで構成したQ値 =4のBPFを二箇所に組み入れて、低域周波数成分を十分 に抑圧するようにした。尚、BPFやHPFを組み入れる場 合には、入出力の整合をストリップラインでとると特定周波数で のみのマッチングとなって、フィルタ特性が設計値からずれてしま う。そこで、チップ抵抗で4dB程度のπ型ATTを構成し、 BPFやHPFの入出力に入れて使用した。

## [HPF 付き 1.6GHz 二逓倍器]

五次トムリンフィルがで構成した遮断周波数 2.2GHz の HPF を一 箇所に組み入れて構成した。HPF が無い場合に比べて、動 作は安定しており、これ以外の発振防止対策は不要であっ た。尚、ATT はπ型とした。

## [HPF 付き 3.2GHz 二逓倍器]

三次トムソンフィルタで構成した遮断周波数 3.2GHz の HPF を一 箇所に組み入れて構成した。動作は安定している。ATT は π型である。

## [HPF 付き 6.4GHz 二逓倍器]

三次トムリンフィルがで構成した遮断周波数 3.2GHz の HPF を一 箇所に組み入れて構成した。ATT をπ型にしたところ、設 計値 3dB に対して実測値は 10dB 程度(@12.8GHz)になって しまった。種々の実験を行った結果、チップ 抵抗の容量が効 いていること、及びストリップ うインの幅とチップ 抵抗の幅が異な っていると反射損があることが分かった。そこで、ストリップ ラインの幅とチップ 抵抗の幅がほぼ等しくなるようにチップ 抵抗 の寸法を選び、且つ T 型で ATT を構成した。この場合に は、設計値 3dB に対して実測値は 5.5dB 程度(@12.8GHz) に収まった。

出力で、6.4GHz 成分は 12.8GHz 成分よりも 55dB 以上抑 圧されており、逓倍器として十分な特性であった。

## 5. 電圧制御発振器(VCO)

PLLの構成は電圧制御発振器(VCO)によって大きく左右される。現状のファイバリングレ ーザ設備に適用することを前提とすれば、 基本周波数が大きく変わることはないから、VCOの周波数可変幅は狭くてもよい。 また、VCO 周波数はなるべく高くして、 逓倍段数を減らすことがジッタ抑圧の点からは望ましい。但 し、簡単に基本周波数成分を生成できるようでなくてはな らない。

以上のことを考慮して、動作周波数 400MHz の ECL ゲー ト IC による図 5.1 の論理発振器を用いることにした。論理 発振器の発振周波数 f は、外部遅延線路の遅延時間 τ と IC の伝搬遅延時間 t<sub>pd</sub>とを用いて、次式で与えられる。ここ で、n は 0 以上の整数である。

$$f = \frac{2n+1}{\tau + t_{nd}} \tag{5.1}$$

伝搬遅延時間  $t_{pd}$ が電源電圧  $V_{EE}$ によって変化すること を利用すれば、VCO として動作をさせることができる。 但し、(5.1)式からは、複数の周波数で発振可能であること に注意せねばならない。VCO としては電源投入時の初期 条件によらず、常に同一のnに対応する周波数で発振する ことが要求される。ここでは、n=0 でf~400MHz となるよ うに外部遅延線路の遅延時間  $\tau$ を決め、ゲート IC の動作周 波数制限によって、n=1,2,...に対応する発振は生じないよ うにした。現状の7 $\tau$ 4n、リンク<sup>\*</sup>v- $\eta$ \*設備に合わせて f=3.3MHzx120=396MHz とすれば、 $t_{pd}=0.470$ nsec( $\eta$ 9nf)<sup>\*</sup>標準 $値)から <math>\tau$ =0.793nsec となり、15.9cm の遅延同軸線を用い ればよいことになる。



図 5.1 論理発振器

試作した論理発振器の特性を図 5.2 に示す。電源電圧 V EEが深くなるに従って(-5.2V~-6.0V)、伝搬遅延時間 t<sub>pd</sub>が



図 5.2 論理発振器の特性

ほぼ一定となり、発振周波数はあまり変化しなくなる。V EE=-4.5V±0.7Vで制御して使用すれば、 $\pm$ 5MHz 程度の発 振周波数変化が得られ、PLL 用の VCO として十分な特性 であることが分かる。

#### 6. 位相比較器と VCO 制御系

位相比較器には、位相差をθとして、sinθに比例した電 圧を出力することが要求される。このためには、マイクロ波 合・分波器、マイクロ波検波器、及び差動増幅器を用いた<sup>バラン</sup> ス型とすることが必要となる<sup>の</sup>。マイクロ波検波器一個を用い るのみでも、二信号を混合して位相差θを検出することは 可能である。しかし、位相差θに関係した信号 sinθのみで なく、入力振幅に依存した直流信号も含まれる。そのため、 入力振幅が変わると VOC の動作点を再調整しなければな らないという問題がある。

ここでは、前述のストリップラインで構成したラットレースが良好な 特性のマイクロ波合・分波器として使用できることが分かった ため、バランス型の位相比較器を設計して用いた。

<sup>ラットレース</sup>に二つのマイクロ波検波器(Wiltron 75KC50、0.01GHz ~40GHz)を取り付けて、その差信号をシンノクロで観察した。 入力周波数帯に応じてラットレースを交換しながら、振幅 0dBm の3.2GHz/6.4GHz/12.8GHz帯の二つのマイクロ波信号を加えた。 何れの場合にも二入力の周波数差が 20MHz までは、中心 い<sup>×</sup>ルがぼぼ 0mV で 27mVpp の差信号が得られ、位相比較 特性はほぼ理想的な動作になっていることが分かった。従 って、これ以降の VCO 制御部分は全ての PLL 系に共通と した。

VCO 制御系は、位相比較器出力を増幅器(帯域 DC~ 10MHz、利得 58)で増幅し、*lag-lead* フィルタにより帯域制限 する構成とした。帯域 DC~10MHz の増幅器をオベアンプの みで構成するのは困難なため、DC~5kHz をオベアンプで、 5kHz~10MHz をトランジスタで、それぞれ別々に増幅して合成 した。また、*lag-lead* フィルタはコーナー周波数 *fe*=5kHz、*fa*=50kHz で設計した。この時、計算による雑音帯域とプルインレンジは、 3.2GHz PLL でそれぞれ 1.1MHz、2.8MHz となる<sup>®</sup>。

VCO の動作電圧範囲は-4.5V±0.7V であるため、オペアンプ で構成した直流リミッタでこの範囲内に制限した。

VCO 制御系に *lag-lead* フィルタを用いるなどして、雑音帯域 を狭くしながらプルインレンジの拡大を図るのであるが、それ でも限界がある。プルインレンジを拡大する方法として、位相 同期ループの外部からループ帯域内の擾乱信号を加える手法 がある<sup>9</sup>。この手法の考え方は次のようである。まず、位 相が非同期の状態では擾乱信号がそのまま VCO 制御電圧 に加えられるために、VCO 周波数が大きく振られて、周 波数引き込みを起こす範囲が拡大する。一方、位相同期状 態では、位相同期ループによる負帰還によって、VCO 制御 電圧に加わる擾乱信号はループ利得の逆数倍に抑圧される。 この際、VCO 制御電圧における擾乱信号の大きさをシンクロ で観察すれば、位相の同期・非同期を容易にモニタすること もできる。

この手法では、擾乱信号(=同期補助信号)が大きいほどプ ルインレンジ は拡大するが、位相同期時に同期補助信号による ジ ッタが大きくなる。本研究では、VCO 制御電圧の範囲 4.5V±0.7V(発振周波数 396MHz±5MHz)に対して、同期補助 信号を 10Hz の正弦波で振幅 0.1Vpp~0.4Vpp として使用し た。

## 7. PLL の特性

同期補助 <u>10Hz</u>

図 7.1 の構成で 3.2GHz/6.4GHz/12.8GHz の PLL 動作を調 べた。ラットレースは各周波数帯ごとに専用設計したものを用い ている。

同期補助信号を加えない時と加えた時(振幅 0.2Vpp)の プ ルインレンジ、及び位相同期時の rms ジッタの測定値を表 7.1 に示す。

ファイバリングレーザーへの適用を考えると、室温変化による発 振周波数の変化は数 100kHz 程度であるので、プルインレンジ については十分な値である。一方、ジッタを PLL 出力の一 周期で規格化して考えると、12.8GHz PLL ではやや大きな 値となっている。

PLL周波数	同期補助	信号なし	同期補助信号あり (10Hz、0.2Vp-p)	
	プルインレンジ	rmsジッタ	プルインレンシ゛	rmsシッタ
3.2GHz	2.7MHz	3.1psec	11.5MHz	5.0psec
6.4GHz	2.3MHz	2.5psec	17.9MHz	3.1psec
12.8GHz	2.2MHz	3.4psec	20.3MHz	未測定

表 7.1 同期補助信号とプルインレンジ、ジッタ

実際の使用に当たっては、同期補助信号の振幅を 0.4Vpp として位相同期させ、その後に振幅を 0.1Vpp 程度に下げ たり、或いは同期補助信号を切り離す(この場合は位相の 同期・非同期をモニタできない)などの措置をとれば、ジッタを 気にすることなくプルインレンジを拡大できる。

位相同期時の3.2GHz、6.4GHz、12.8GHz PLLの出力スペ クトルを図7.2に示す。出力スペクトルは、モニタ用ラットレースを用いて 観測した。どのPLLにおいても、位相同期時のPLL出力 のスペクトル線幅は参照SG信号のスペクトル線幅(<1kHz)にほぼ 等しく、正常動作している。





## 8. まとめと今後の予定

10GHz 以上の高繰り返しでも予備変調方式を適用でき るように、GHz 帯の PLL と、関連する要素技術について 検討した。その結果、3.2GHz、6.4GHz、12.8GHz において 良好な動作特性を有する PLL を構成することができた。 今後は 20GHz 以上の周波数帯へと検討を進める予定であ る。

#### 参考文献

[1]D.J.Kuizenga and A.E.Siegman, *IEEE J.Quantum Electron.*, Vol.QE-6,No.11,pp.694-708(1970).

[2]D.J.Kuizenga and A.E.Siegman, *IEEE J.Quantum Electron.*, Vol.QE-6, No.11, pp.709-715(1970).

[3]A.Rahwanto, Y.Matsuo, N.Nishizawa, T.Goto, M.Mori, and K.Yamane,"Timing Jitter in Amplitude Modulated Harmonically Mode-Locked Er-Doped Fiber Ring Lasers",*Opt.Rev.*,Vol. 6,No.4,pp.355-358(1999).

[4]今宿亙、高田篤:「光注入同期と光PLLの併用による位 相感応型光増幅器の安定化」信学総大B-10-158(1998)

[5] 倉石源三郎:「マイクロ波回路」pp.186-189、東京電機大学出版局(1983).

[6]内藤喜之:「マイクロ波・ミリ波工学」pp.132-137,および pp.140-141,電子情報通信学会大学シリーズ (1986).

[7]小西良弘:「マイクn波回路設計ガイド」総合電子出版(1996). [8]畑雅添、古川計介:「PLL ICの使い方」p.39表4.1、産報 (1976).

[9]F.M.Gardner,"Phaselock Techniques", John Wiley & Sons, pp.79-87(1979).

(原稿受付 平成17年3月17日)