|
AIT Associated Repository of Academic Resources >
A．研究報告 >
A1 愛知工業大学研究報告 >
3．愛知工業大学研究報告 .B(1976-2007) >
33号 >
このアイテムの引用には次の識別子を使用してください:
http://hdl.handle.net/11133/1037
|
| タイトル: | (p,q)論理を応用した10値全加算器の一構成法 |
| その他のタイトル: | P Q ロンリ オ オウヨウシタ 10チ ゼンカサンキ ノ イチコウセイホウ
Realization of 10 Valued Full Adder utilizing the (p,q)-Logic |
| 著者: | 長谷川, 忠光
羽賀, 隆洋
HASEGAWA, Tadamitsu
HAGA, Takahiro |
| 発行日: | 1998年3月31日 |
| 出版者: | 愛知工業大学 |
| 抄録: | In this paper, it is proposed that the p-valued full adder is realized by the (p, q)-adic・min・max scheme which is rather low cost. It is also shown, However, that the circuit cost varies largely with the numbering of the vertices of full adder whitch is p-valued logical function. |
| URI: | http://hdl.handle.net/11133/1037 |
| 出現コレクション: | 33号
|
このリポジトリに保管されているアイテムは、他に指定されている場合を除き、著作権により保護されています。
|
English
